ELECTRONIC DEVICE

Publication number: JP7094077

Publication date:

1995-04-07

Inventor:

NISHIBAYASHI YOSHIKI; TOMIKAWA TADASHI;

SHIKADA SHINICHI

Applicant:

SUMITOMO ELECTRIC INDUSTRIES

Classification:

- international:

H01J1/304; H01J9/02; H01J1/30; H01J9/02; (IPC1-7):

H01J1/30

- european:

H01J1/304B

Application number: JP19930238571 19930924 Priority number(s): JP19930238571 19930924

Also published as:

EP0645793 (A2) US5552613 (A1)


EP0645793 (A3)


EP0645793 (B1)


Report a data error here

Abstract of JP7094077

PURPOSE: To apply electronic technique to diamond and provide an electronic device in which emitted current and current gain are enhanced, and breakdown voltage or current is also enhanced. CONSTITUTION:An i-type layer 2 consisting of high resistance diamond and an n-type layer 3 consisting of low resistance diamond are successively laminated on a base 1 consisting of monocrystal diamond. The n-type layer 3 has a smooth surface, and a protruding emitter part is protruded in a prescribed area thereon. The emitter part has a bottom area within the range of 1-10mu squares, and a height about 1/10 of the bottom part minimum width. Since diamond has a negative electron affinity which is extremely close to zero, the difference between conduction band and vacuum level is fine. In the n-type layer, since nitrogen is doped in a high density as n-type dopant, and the donor level is degenerated and present near the conduction band, metallic conduction is dominant as conduction of electron, and electrons can be easily taken out into vacuum by a field emission having a small field strength even when the top end part of the emitter part is not fine.







Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP) (12) 公開特許公報(A) (11)特許出願公開番号

庁内整理番号

特開平7-94077

(43)公開日 平成7年(1995)4月7日

(51) Int.Cl.⁶

識別配号

FI

技術表示箇所

H 0 1 J 1/30

C

審査請求 未請求 請求項の数8 OL (全 17 頁)

(21)出顯番号 特顏平5-238571 (71)出願人 000002130 住友電気工業株式会社 (22)出願日 平成5年(1993)9月24日 大阪府大阪市中央区北浜四丁目5番33号 (72)発明者 西林 良樹 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内 (72) 発明者 富川 唯司 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内 (72)発明者 鹿田 真一 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内 (74)代理人 弁理士 長谷川 芳樹 (外3名)


(54) 【発明の名称】 電子デバイス


(57)【要約】


(修正有)


マイクロ電子技術をダイヤモンドに適用し、 【目的】 放出電流及び電流利得が増大すると共に、耐電圧または 耐電流が増大する電子デバイスを提供する。

単結晶ダイヤモンドからなる基板 1 上には、 【構成】 高抵抗ダイヤモンドからなるi型層2、及び低抵抗ダイ ヤモンドからなるn型層3を順次積層して形成する。n 型層は平滑な表面を有し、所定領域に凸状のエミッタ部 が突出する。エミッタ部は範囲1~10μm角の底部面 積を有し、底部最小幅の1/10程度の高さを有する。 ダイヤモンドは電子親和力が負でゼロに非常に近いた め、伝導帯と真空準位との差が微小である。n型層では n型ドーパントとして高濃度に窒素がドープされてお り、ドナー準位が縮退して伝導帯付近に存在しているの で、電子の伝導として金属性伝導が支配的であり、エミ ッタ部の先端が微細でなくとも、小さい電界強度による 電界放出で容易に真空中に電子が取り出される。









【特許請求の範囲】

【請求項1】 真空容器内で電子を放出する電子デバイスにおいて、

基板上に平滑な表面を有して形成されたn型ダイヤモンド層を備え、このn型ダイヤモンド層は、前記表面の所定領域に 10μ m角以内の底部面積を有するエミッタ部が該表面から突出して形成されていることを特徴とする電子デバイス。

【請求項2】 真空容器内で電子を放出する電子デバイスにおいて、

平滑な表面を有して形成された基板と、この基板の前記表面の所定領域に10μm角以内の底部面積を有し、該表面から突出して形成されたエミッタ部とを備え、このエミッタ部は、先端領域にn型ダイヤモンド層が形成されていることを特徴とする電子デバイス。

【請求項3】 前記エミッタ部は、前記基板上に複数個が二次元的に配列されていることを特徴とする請求項1または請求項2記載の電子デバイス。

【請求項4】 前記エミッタ部は、前記表面に対して前記所定領域における最小幅の値の1/10以上の高さを 20 有して形成されていることを特徴とする請求項1または請求項2記載の電子デバイス。

【請求項5】 前記n型ダイヤモンド層は、n型ドーパントが窒素であることを特徴とする請求項1または請求項2記載の電子デバイス。

【請求項6】 前記 n 型ダイヤモンド層は、窒素のドーパント濃度が 1×10^{19} c m^{-3} 以上であることを特徴とする請求項 5 記載の電子デバイス。

【請求項7】 前記n型ダイヤモンド層は、窒素のドーパント濃度が硼素のドーパント濃度より大きく、かつ該 30 硼素のドーパント濃度の100倍以下であることを特徴とする請求項5記載の電子デバイス。

【請求項8】 前記n型ダイヤモンド層は、窒素のドーパント濃度が硼素のドーパント濃度より大きく、かつ該 硼素のドーパント濃度の10倍以下であることを特徴と する請求項7記載の電子デバイス。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、マイクロ真空管、発光 互コンダクタンスgmはµSのオーダーに留まっている 素子アレイ等において電子線のエミッタとして機能する 40 という問題がある。これらの値は、通常の半導体デバイ 冷陰極素子に利用される電子デバイスに関する。 スに要求される放出電流、相互コンダクタンスそれぞれ

[0002]

【従来の技術】従来の半導体デバイスには、電子易動度が真空中と比較して1/1000程度と小さいということや、放射線に対する信頼性が低いという短所があった。一方、従来の真空管には、このような短所が存在していなかった。そのため、S:半導体デバイスにおいて培われた微細加工技術を用いてマイクロ真空管を製造することにより、従来の真空管の性能を有するICが作成可能であると考えられるようになった。したがって、近50

年、Si半導体デバイスの製造技術を駆使することにより、従来の半導体デバイスの短所を克服するマイクロ真空管が盛んに研究開発されている。

【0003】このような動向に関連し、マイクロ真空管、発光素子アレイ等に用いられる電子線のエミッタが研究されている。しかしながら、従来の真空管では、動作開始から使用可能になるまで数分間の長い待機時間を要するという短所があった。そのため、マイクロ真空管などの電子デバイスでは、Si半導体デバイスの製造技10 術によりエミッタ部の先端を非常に鋭い針のように微細加工し、電界放出で電子を取り出すことにより、待機時間が非常に短縮されるようになった。

【〇〇〇4】また、近年、電子デバイスの材料としてダイヤモンドを利用することが注目されている。ダイヤモンドは熱伝導率が2〇W/cm・Kであり、これは電子デバイスの他の材料の中で最大であり、Siの1〇倍以上の値を有する。そのため、大きな電流密度に対して放熱性に優れているので、高温下で動作可能な電子デバイスが形成され得る。

【0005】また、ダイヤモンドはノンドープの状態で 絶縁体であり、絶縁耐圧が大きい上に、誘電率が5.5 と小さく、破壊電界が5×10⁶ V/cmと大きいとい う特徴を有する。そのため、高周波で使用される大電力 用の電子デバイスとしても、有望である。

【0006】低抵抗の導電性を有するダイヤモンドの作製については、MITのGeisらがカーボンの注入によりn型ダイヤモンド半導体を形成している。

【OOO7】なお、このような先行技術に関しては、文献"Appl. Phys. Lett., vol. 41, no. 10, pp. 950-952, November 1982"などに詳細に記載されている。

[8000]

【発明が解決しようとする課題】上記従来の電子デバイスでは、容易に微細加工を行ってエミッタ部を作製するために、材料として単結晶シリコン基板やこれと併用して高融点を有する金属が用いられている。しかしながら、このような材料から形成されているエミッタ部では、放出電流が1素子当りせいぜい100μ A程度であり、これにより構成されたトランジスタで評価された相互コンダクタンスgmはμSのオーダーに留まっているという問題がある。これらの値は、通常の半導体デバイスに要求される放出電流、相互コンダクタンスそれぞれがmA、mS程度のオーダーであることと比較し、非常に小さいものである。

【0009】また、上記従来の電子デバイスでは、エミッタ部を非常に低電圧で動作させるために、エミッタ部の先端が非常に細く形成されている。そのため、このようなエミッタ部では、動作中の電流密度が大きくなるので、耐電圧または耐電流が増大しないという問題がある。

【0010】さらに、上記従来のn型ダイヤモンド半導

体では、電子が効率良く取り出せないという問題があ る。

【0011】そこで、本発明は、以上の問題点に鑑みて なされたものであり、マイクロ電子技術をダイヤモンド に適用し、動作中のエミッタ部における電流密度を低減 することにより、放出電流及び電流利得が増大すると共 に、耐電圧または耐電流が増大する電子デバイスを提供 することを目的とする。

[0012]

【課題を解決するための手段】本発明は、上記の目的を 10 達成するために、真空容器内で電子を放出する電子デバ イスにおいて、基板上に平滑な表面を有して形成された n型ダイヤモンド層を備え、このn型ダイヤモンド層 は、表面の所定領域に10μm角以内の底部面積を有す るエミッタ部が当該表面から突出して形成されているこ とを特徴とする。

【〇〇13】また、本発明は、上記の目的を達成するた めに、真空容器内で電子を放出する電子デバイスにおい て、平滑な表面を有して形成された基板と、この基板の 表面の所定領域に10μm角以内の底部面積を有し、当 20 該表面から突出して形成されたエミッタ部とを備え、こ のエミッタ部は、先端領域にn型ダイヤモンド層が形成 されていることを特徴とする。

【0014】なお、上記エミッタ部は、基板上に複数個 が二次元的に配列されていることを特徴としてもよい。 【0015】また、上記エミッタ部は、表面に対して所 定領域における最小幅の値の1/10以上の高さを有し て形成されていることを特徴としてもよい。

【0016】また、上記n型ダイヤモンド層は、n型ド ーパントが窒素であることを特徴としてもよい。

【0017】また、上記n型ダイヤモンド層は、窒素の ドーパント濃度が 1 x 1 0 ¹⁹ c m ^{- 3} 以上であることを 特徴としてもよい。

【0018】また、上記n型ダイヤモンド層は、窒素の ドーパント濃度が硼素のドーパント濃度より大きく、から つ当該硼素のドーパント濃度の100倍以下であること を特徴としてもよい。

【0019】さらに、上記n型ダイヤモンド層は、窒素 のドーパント濃度が硼素のドーパント濃度より大きく、 かつ当該硼素のドーパント濃度の10倍以下であること 40 を特徴としてもよい。

[0020]

【作用】本発明によれば、基板上に平滑な表面を有して 形成されたn型ダイヤモンド層に、当該表面の所定領域 に10µm角以内の底部面積を有するエミッタ部が、当 該表面から突出して形成されている。

【0021】このn型ダイヤモンド層を構成するダイヤ モンドは、電子親和力がゼロに非常に近い値を有するこ とにより、伝導帯と真空準位との差が微小である。ここ

させることにより、容易に電子を真空中に取り出せると 推測した。

【0022】そこで、当該発明者は、n型ドーパントと して高濃度に窒素をドープすることにより、あるいは窒 素のドーパント濃度に対応して硼素をさらにドープする ことによりn型ダイヤモンド層を形成し、電界放出によ り非常に高効率で電子が真空中に放出されることを確認 した。このn型ダイヤモンド層では、n型ドーパントが 高濃度にドープされていることにより、ドナー準位が縮 退して伝導帯付近に存在しているので、電子の伝導とし て金属性伝導が支配的になっている。

【0023】これにより、基板温度を約300~約60 O℃程度の温度に上昇させると共に、エミッタ部の表面 付近で電界を発生すると、エミッタ部の先端部分から電 子が真空中に高効率で放出される。また、n型ダイヤモ ンド層における窒素のドーパント濃度が大きい場合は、 基板温度が室温程度であっても、電界放出によりエミッ タ部の先端部分から電子が高効率で取り出される。

・【0024】そのため、n型ダイヤモンドからなるエミ ッタ部は先端部分を非常に微細に形成されていなくと も、所定領域の内側部に10μm角以内の底部面積を有 して当該所定領域の周辺部表面より突出していれば、小 さい電界強度による電界放出で容易に真空中に電子が取 り出される。

【0025】したがって、放出電流及び電流利得が増大 されると共に、エミッタ部における電流密度が低減され るので、耐電流または耐電圧が増大される。

【0026】また、本発明によれば、基板の平滑な表面 の所定領域に、10μm角以内の底部面積を有するエミ ッタが当該表面から突出して形成されており、このエミ ッタ部の先端領域に、n型ダイヤモンド層が形成されて いる。

【0027】これにより上記と同様にして、基板温度を 約300~約600℃程度の温度に上昇させると共に、 エミッタ部の表面付近で電界を発生すると、エミッタ部 の先端部分から電子が真空中に放出される。また、n型 ダイヤモンド層における窒素のドーパント濃度が大きい 場合は、基板温度が室温程度であっても、電界放出によ りエミッタ部の先端部分から電子が取り出される。

[0028]

【実施例】以下、本発明に係る実施例の構成および作用 について、図1ないし図26を参照して説明する。な お、図面の説明においては同一要素には同一符号を付 し、重複する説明を省略する。また、図面の寸法比率 は、説明のものと必ずしも一致していない。

【0029】図1(a)に、本発明の電子デバイスに係 る第1実施例の構成を示す。基板1上には、「型層2及 びn型層3が順次積層して形成されている。n型層3 は、平滑な表面を有しており、所定領域に凸状のエミッ で、本件出願の発明者は、ダイヤモンド中で電流を移動 50 タ部が当該表面から突出して形成されている。このエミ

20

ッタ部は、範囲 $1\sim 10\mu$ m角の底部面積を有し、底部における最小幅の値の 1/10以上の高さを有している。なお、エミッタ部の頂部面積は、底部面積とほぼ同一の値を有する。

【0030】ここで、基板 1 は、高圧合成された人工の単結晶ダイヤモンド(Ib型)からなる絶縁体基板、あるいはシリコンからなる半導体基板である。また、i型層 2 は、層厚約 2 μ mを有する高抵抗ダイヤモンドからなる。さらに、n型層 3 は、層厚約 5 μ mを有する低抵抗ダイヤモンドからなる。

【0031】なお、n型層3では、窒素が高濃度にドープされており、ドーパント濃度CNが 1×10^{19} c m⁻³以上である。あるいは、窒素と共に硼素がドープされており、窒素のドーパント濃度CN は硼素のドーパント濃度CR に対して100CR $\ge CN$ > CR の関係、望ましくは10CR $\ge CN$ > CR の関係を有している。

【0032】また、i型層2では、窒素及び硼素が実際にほとんどドープされておらず、少なくともそれぞれのドーパント濃度は共にn型層3における窒素のドーパント濃度の値未満である。

【0033】さらに、図1(b)、(c)に、上記第1 実施例の第1及び第2変形例をそれぞれ示す。第1変形 例では、エミッタ部の頂部面積が範囲 $0.5\sim5\mu$ m角 であり、範囲 $1\sim10\mu$ m角の底部面積に対応した値を 有する。また、第2変形例では、エミッタ部の頂部面積 が 0.1μ m角以内の値を有する。

【0034】次に、上記第1実施例の作用について説明する。

【0035】n型層3を構成するダイヤモンドは、電子 親和力がゼロに非常に近い値を有することにより、伝導 30 帯と真空準位との差が微小である。このn型層3では、 n型ドーパントとして高濃度に窒素がドープされており、あるいは窒素のドーパント濃度に対応して硼素がさらにドープされているので、ドナー準位が縮退して伝導帯付近に存在しているので、電子の伝導として金属性伝導が支配的になっている。

【0036】これにより、基板温度を約300~約600℃程度の温度に上昇させると共に、エミッタ部の表面付近で電界を発生すると、エミッタ部の先端部分から電子が真空中に高効率で放出される。また、n型層3にお 40ける窒素のドーパント濃度が大きい場合は、基板温度が室温程度であっても、電界放出によりエミッタ部の先端部分から電子が高効率で取り出される。

【0037】そのため、n型層3からなるエミッタ部は 先端部分を非常に微細に形成されていなくとも、小さい 電界強度による電界放出で容易に真空中に電子が取り出 される。したがって、放出電流及び電流利得が増大され ると共に、エミッタ部における電流密度が低減されるの で、耐電流または耐電圧が増大される。

【0038】図2に、上記第1実施例の製造工程を示

す。

【0039】まず、基板1上に、マイクロ波プラズマC VD法により;型層2、n型層3及びマスク層4を順次 積層して形成する(図2(a)参照)。

【0040】ここでは、i型層2は、H2 流量100s ccm及びCH4 流量6sccmからなる混合ガスに、出力300Wでマイクロ波を印加して高周波放電を行い、圧力40Torrで温度約800℃の基板1に蒸着して形成されている。また、n型層3は、i型層2と同10 様の製造条件に、NH3 流量5sccmをドーパントガスとして混合ガスに加えて形成されている。さらに、マスク4は、AIまたはSiO2を蒸着して形成されている。

【0041】次に、マスク層4上に、レジスト層5をスピンコートして形成する(図2(b)参照)。

【0042】次に、通常のフォトリソグラフィー技術を用いてレジスト層5に所定のパターン形成を行う。続いて、通常のエッチング技術を用いてレジスト層5のパターンに対応してマスク層4を成形する(図2(c)参照)。

【0043】次に、O2 1%を含むArガスを用いるドライエッチングを用いてマスク層4のパターンに対応してn型層3を成形する(図2(d)参照)。

【0044】なお、マスク層4のパターンの周辺部では、平滑な表面を有するようにエッチングを行い、結果としてマスク層4のパターンの内側部に、周辺部の表面から突出するようにエミッタ部を形成する。

【0045】また、図3及び図4に、それぞれ上記第1及び第2変形例の製造工程を示す。これらの製造工程は、上記第1実施例とほぼ同様に行われる。ただし、各エミッタ部は、頂部面積が上記第1実施例よりもそれぞれ小さくなるように形成される。

【0046】図5は、上記第1実施例に対する実験の説明図である。真空チャンバ11の内部はほぼ真空に保持されており、底部に加熱ホルダ12が設置され、その上方に位置する設置部13にアノード電極板14が設置されている。加熱ホルダ12上には、電子デバイス10が設置され、アノード電極板14との間に距離0.1~5mmを保持している。

【0047】アノード電極板14とn型層3との間には、電圧源及び電流計が直列に配線されており、アノード電極板14と電子デバイス10との間に電界を発生する。また、電子デバイス10から放出された電子はアノード電極板14に捕獲され、電子デバイス10からの放出電流として電流計により検出される。

【0048】ここでは、電子デバイス10は、1mm角の基板1上にn型層3からなる複数個のエミッタ部が間隔5~50μmで二次元的に配列されている。各エミッタ部は、n型層3における窒素及び硼素のドーパント濃50度を一定の範囲で変動させたことを除き、上記第1実施

例と同様にして形成されている。また、アノード電極板 14は、板状のタングステン金属から形成されている。 【0049】まず、加熱ホルダを動作させることにより、基板1を温度20~600℃に設定した。次に、電 圧源を動作させることにより、電子デバイス10とアノード電極板14との間に電圧10∨を印加し、発生した 電界により電子デバイス10から放出された電流を電流 計で測定した。

【0050】表1に、n型層3が高圧合成されたバルク 単結晶ダイヤモンドからなる場合の、窒素及び硼素のド 10 ーパント濃度に対する放出電流の変化を示す。

[0051]

【表 1】

バルク単結晶ダイヤモンドからなる「型層		電圧10Vに
窒素濃度(cm ⁻³)	ホウ素濃度(cm ⁻³)	対する電流値(A)
1×10 ¹⁹ ·	<1×10 ¹⁶	1×10 ⁻⁴
3×10 ¹⁹	<1×10 16	4×10 ⁻⁴
1×10 ²⁰	<1×10 ¹⁶	1×10 ⁻³
1×10 ²¹	<1×10 ¹⁶	5×10 ⁻³

【0052】また、表2に、n型層3が単結晶ダイヤモンドからなる基板1上に気相合成された単結晶ダイヤモンド(エピタキシャル層)からなる場合の、窒素及び硼素のドーパント濃度に対する放出電流の変化を示す。 【0053】

【表2】

単結晶ダイヤモンドからなるN型層		電圧10Vに 対する電流値
窒素濃度(cm ⁻³)	ホウ素濃度(cm ⁻³)	(A) (A)
1×10 18	<1×10 ¹⁶	5×10 ⁻⁷
3×10 ¹⁸	<1×10 ¹⁶	2×10 ⁻⁶
1×10 ¹⁹	<1×10 ¹⁶	1×10 ⁻⁴
3×10 ¹⁹	<1×10 ¹⁶	4×10 ⁻⁴
1×10 ²⁰	<1×10 ¹⁶	1×10 ⁻³
.1×10 ²¹	<1×10 ¹⁶	5×10 ³
1×10 18	1×10 ¹⁶	5×10 ⁻⁶
1×10 18	2×10 ¹⁷	2×10 ⁻⁵
1×10 ¹⁸	9×10 ¹⁷	5×10 ⁻⁵
1×10 18	3×10 ¹⁸	1×10 ⁻⁷
1×10 ¹⁷	2×10 ¹⁶	5×10 ⁻⁶
1×10 ¹⁷	9×10 ¹⁶	9×10 ⁻⁶

【0054】さらに、表3に、n型層3がシリコンからなる基板1上に気相合成された多結晶ダイヤモンドからなる場合の、窒素及び硼素のドーパント濃度に対する放出電流の変化を示す。

[0055]

【表3】

多結晶ダイヤモンドからなるN型層		電圧10Vに 対する電流値
窒素濃度(cm ⁻³)	ホウ素濃度(cm ⁻³)	(A)
1×10 ¹⁸	<1×10 ¹⁶	1×10 ⁻⁷
3×10 ¹⁸	<1×10 ¹⁶	5×10 ⁻⁷
1×10 ¹⁹	<1×10 ¹⁶	3×10 ⁻⁵
3×10 ¹⁹	<1×10 ¹⁶	1×10 ⁻⁴
1×10 ²⁰	<1×10 16	3×10 ⁻⁴
1×10 ²¹	<1×10 ¹⁶	1×10 ⁻³

【OO56】これらの結果、n型層3における窒素のド ーパント濃度 CN が 1 x 1 O ¹⁹ c m⁻³ 以上である場合 に、十分な放出電流が得られることがわかる。また、n 型層3における窒素及び硼素のドーパント濃度CN、C B が 1 O O CB ≧ CN > CB の関係を有する場合、さら に望ましくは10CB ≧CN >CB の関係を有する場合 に、十分な放出電流が得られることがわかる。

【0057】図6(a)に、本発明の電子デバイスに係 20 から突出するようにエミッタ部を形成する。 る第2実施例の構成を示す。基板1上には、i型層2、 n型層3、絶縁層6及びアノード電極層フが順次積層し て形成されている。n型層3は、平滑な表面を有してお り、所定領域に凸状のエミッタ部が当該表面から突出し て形成されている。このエミッタ部は、範囲1~10μ m角の底部面積を有し、底部における最小幅の値の 1/ 10以上の高さを有しており、頂部が外部に露出されて いる。なお、エミッタ部の頂部面積は、底部面積とほぼ 同一の値を有する。

【0058】また、絶縁層6は、エミッタ部の周辺部に 30 位置するn型層3上に形成されている。さらに、グリッ ド電極層7は、絶縁層6上に形成されている。

【0059】ここで、基板1、i型層2及びn型層3 は、上記第1実施例とほぼ同様に形成されている。ただ し、絶縁層6は、AIまたはSiO2を蒸着して形成さ れている。また、アノード電極層フは、良好な導電性を 有する金属を蒸着して形成されている。

【0060】また、図6(b)、(c)に、上記第2実 施例の第1及び第2変形例をそれぞれ示す。第1変形例 では、エミッタ部の頂部面積が範囲 0.5~5μm角で 40 あり、範囲1~10μm角の底部面積に対応した値を有 する。また、第2変形例では、エミッタ部の頂部面積が O. 1 μ m 角以内の値を有する。

【0061】本実施例は、上記構成によれば、上記第1 実施例とほぼ同様に作用する。ただし、エミッタ部を除 いたn型層3の周辺部上方にアノード電極層7が形成さ れていることにより、エミッタ部から放出された電子 は、アノード電極層7で捕獲されて検出される。

【0062】図7及び図8に、上記第2実施例の製造工 程を示す。

【〇〇63】まず、基板1上に、マイクロ波プラズマC VD法によりi型層2、n型層3及びマスク層4を順次 積層して形成する(図7 (a)参照)。

【OO64】ここでは、i型層2、n型層3及びマスク 4は、上記第1実施例の形成方法とほぼ同様にして形成 されている。

【0065】次に、マスク層4上に、レジスト層5をス ピンコートして形成する(図7 (b)参照)。

【0066】次に、通常のフォトリソグラフィー技術を 用いてレジスト層5に所定のパターン形成を行う。次 に、通常のエッチング技術を用いてレジスト層5のパタ ーンに対応してマスク層4を成形する(図7(c)参 照)。

【0067】次に、〇2 1%を含むArガスを用いるド ライエッチングを用いてマスク層4のパターンに対応し てn型層3を成形する(図8(a)参照)。

【〇〇68】なお、マスク層4のパターンの周辺部で は、平滑な表面を有するようにエッチングを行い、結果 としてマスク層4のパターンの内側部に、周辺部の表面

【0069】次に、n型層3及びマスク層4上に、AI またはSiO2 を蒸着して絶縁層6を形成する(図8 (b)参照)。

【0070】次に、エミッタ部の周辺部に位置する絶縁 層6上に、金属を蒸着してアノード電極層フを形成する (図8 (c)参照)。

【〇〇71】また、図9及び図10、図11及び図12 に、それぞれ上記第1及び第2変形例の製造工程を示 す。これらの製造工程は、上記第2実施例とほぼ同様に 行われる。ただし、各エミッタ部は、頂部面積が上記第 1実施例よりもそれぞれ小さくなるように形成される。 【〇〇72】図13は、上記第2実施例に対する実験の 説明図である。真空チャンバ11の内部では、上記第1

実施例に対する実験とほぼ同様にして、電子デバイス1 Oが設置されている。ただし、アノード電極板 1 4 が設 置されておらず、アノード電極層7とn型層3との間に 電圧源及び電流計が直列に配線されている。

【OO73】ここでは、電子デバイス10は、1mm角 の基板 1 上に n 型層 3 からなる複数個のエミッタ部が間 隔5~50μmで二次元的に配列されている。各エミッ タ部は、n型層3における窒素及び硼素のドーパント濃 度を一定の範囲で変動させたことを除き、上記第2実施 例と同様にして形成されている。また、各エミッタ部に 対応するアノード電極層では、それぞれ独立して形成さ れている。さらに、アノード電極層フとn型層3との間 で電圧源及び電流計を介する配線は、スイッチングによ り、選択されたエミッタ部と電気的に接続するように構 成することも可能である。

【OO74】まず、加熱ホルダを動作させることによ 50 り、基板 1 を温度 2 0 ~ 6 0 0 ℃に設定した。次に、電

圧源を動作させることにより、電子デバイス10の選択 したエミッタ部とアノード電極層フとの間に電圧10V を印加し、発生した電界により電子デバイス10から放 出された電流を電流計で測定した。

【OO75】 表4に、n型層3が高圧合成されたバルク 単結晶ダイヤモンドからなる場合の、窒素及び硼素のド ーパント濃度に対する放出電流の変化を示す。

[0076]

【表4】

バルク単結晶ダイヤモンドからなるロ型層		電圧 1 0 V に 対する電流値
窒素濃度(cm ⁻³)	ホウ素濃度(cm ⁻³)	(A)
1×10 19	<1×10 16	5×10 ⁻⁴
3×10 ¹⁹	<1×10 16	2×10 ⁻³
1×10 ²⁰	<1×10 16	5×10 ⁻³
1×10 ²¹	<1×10 16	3×10 ⁻²

【OO77】また、表5に、n型層3が単結晶ダイヤモ 20 ンドからなる基板1上に気相合成された単結晶ダイヤモ ンド (エピタキシャル層) からなる場合の、窒素及び硼 素のドーパント濃度に対する放出電流の変化を示す。

[0078]

【表5】

単結晶ダイヤモン	ドからなるN型層	電圧10Vに 対する電流値
窒素濃度(cm ⁻³)	ホウ素濃度(cm ⁻³)	(A)
1×10 ¹⁸	<1×10 ¹⁶	2×10 ⁻⁶
3×10 ¹⁸	<1×10 ¹⁶	1×10 ⁻⁵
1×10 ¹⁹	<1×10 ¹⁶	5×10 ⁻⁴
3×10 ¹⁹	<1×10 ¹⁶	2×10 ⁻³
1×10 ²⁰	<1×10 ¹⁶	5×10^{-3}
1×10 ²¹	<1×10 ¹⁶	2×10 ⁻²
1×10 ¹⁸	1×10 ^{t6}	3×10 ⁻⁵
1×10 ¹⁸	2×10 ¹⁷	1×10 ⁻⁴
1×10 ¹⁸	9×10 ¹⁷	3×10 ⁻⁴
1×10 ¹⁸	3×10 ¹⁸	5×10 ⁻⁷
1×10 ¹⁷	. 2×10 ¹⁶	3×10 ⁻⁵
1×10 ¹⁷	9×10 16	5×10 ⁻⁵

【OO79】さらに、表6に、n型層3がシリコンから なる基板 1 上に気相合成された多結晶ダイヤモンドから なる場合の、窒素及び硼素のドーパント濃度に対する放 50 【0088】まず、基板1上に、マイクロ波プラズマC

出電流の変化を示す。

[0080]

【表 6】

多結晶ダイヤモンドからなる爪型層		電圧10Vに 対する電流値
窒素濃度(cm ⁻³)	ホウ素 漫度(cm ⁻³)	(A)
1×10 ¹⁸	<1×10 16	6×10 ⁻⁷
3×10 18	<1×10 ¹⁶	3×10 ⁻⁶
1×10 ¹⁹	<1×10 ¹⁶	2×10 ⁻⁴
3×10 ¹⁹	<1×10 ¹⁶	5×10 ⁻⁴
1×10 ²⁰	<1×10 ¹⁶	2×10 ⁻³
1×10 ²¹	<1×10 ¹⁶	6×10 ⁻³

【OO81】これらの結果、n型層3における窒素のド ーパント濃度 CN が 1 x 1 O ¹⁹ c m ⁻³ 以上である場合 に、十分な放出電流が得られることがわかる。また、n 型層3における窒素及び硼素のドーパント濃度CN、C B が 1 O O CB ≧ CN > CB の関係を有する場合、さら に望ましくは10CB ≧CN >CB の関係を有する場合 に、十分な放出電流が得られることがわかる。

【0082】図14(a)に、本発明の電子デバイスに 係る第3実施例の構成を示す。基板1上には、 i 型層2 及び n 型層 3 が順次積層して形成されている。基板 1 は、平滑な表面を有している。この基板1の所定領域 に、i型層2及びn型層3が凸状のエミッタ部として基 板1の表面から突出して形成されている。このエミッタ 部は、範囲1~10μm角の底部面積を有し、底部にお ける最小幅の値の1/10以上の高さを有している。

【〇〇83】なお、エミッタ部の頂部面積は、底部面積 とほぼ同一の値を有する。また、エミッタ部周辺におけ る基板1上の所定領域に、配線層8がi型層2と接触す るように形成されている。

【0084】ここで、基板1、i型層2及びn型層3 は、上記第1実施例とほぼ同様に形成されている。ただ し、n型層3は、層厚約1μmを有する低抵抗ダイヤモ ンドからなる。また、配線層8は、良好な導電性を有す る金属を蒸着して形成されている。

【0085】さらに、図14(b)、(c)に、上記第 3実施例の第1及び第2変形例をそれぞれ示す。第1変 形例では、エミッタ部の頂部面積が範囲0.5~5μm 角であり、範囲1~10μm角の底部面積に対応した値 を有する。また、第2変形例では、エミッタ部の頂部面 積が Ο. 1 μ m 角以内の値を有する。

【0086】本実施例は、上記構成によれば、上記第1 実施例とほぼ同様に作用する。

【0087】図15に、上記第3実施例の製造工程を示 す。

VD法によりi型層2、n型層3及びマスク層4を順次 積層して形成する(図15(a)参照)。

【0089】ここでは、i型層2、n型層3及びマスク4は、上記第1実施例の形成方法とほぼ同様にして形成されている。

【0090】次に、マスク層4上に、レジスト層5をスピンコートして形成する(図15(b)参照)。

【0091】次に、通常のフォトリソグラフィー技術を用いてレジスト層5に所定のパターン形成を行う。続いて、通常のエッチング技術を用いてレジスト層5のパタ 10 ーンに対応してマスク層4を成形する(図15(c)参照)。

【0092】次に、O2 1%を含むArガスを用いるドライエッチングを用いてマスク層4のパターンに対応してn型層3及びi型層2を成形する(図15(d)参照)。

【0093】なお、マスク層4のパターンの周辺部では、基板1が平滑な表面を有するようにエッチングを行い、結果としてマスク層4のパターンの内側部に、基板1の表面から突出するようにエミッタ部を形成する。 【0094】次に、エミッタ部周辺における基板1上の所定領域に、良好な導電性を有する金属を1型層2に接触するように蒸着して配線層8を形成する(図15(e)参照)。

【0095】また、図16及び図17に、それぞれ上記第1及び第2変形例の製造工程を示す。これらの製造工程は、上記第3実施例とほぼ同様に行われる。ただし、各エミッタ部は、頂部面積が上記第1実施例よりもそれぞれ小さくなるように形成される。

【0096】図18は、上記第3実施例に対する実験の 30 説明図である。真空チャンパ11の内部では、上記第1 実施例に対する実験とほぼ同様にして、電子デバイス1 0が設置されている。

【0097】ここでは、電子デバイス10は、1mm角の基板1上にi型層2及びn型層3からなる複数個のエミッタ部が間隔5~50μmで二次元的に配列されている。各エミッタ部は、n型層3における窒素及び硼素のドーパント濃度を一定の範囲で変動させたことを除き、上記第3実施例と同様にして形成されている。

【0098】まず、加熱ホルダを動作させることにより、基板1を温度20~600℃に設定した。次に、電圧源を動作させることにより、電子デバイス10とアノード電極板14との間に電圧10∨を印加し、発生した電界により電子デバイス10から放出された電流を電流計で測定した。

【0099】表7に、n型層3が単結晶ダイヤモンドからなる基板1上に気相合成された単結晶ダイヤモンド (エピタキシャル層) からなる場合の、窒素及び硼素のドーパント濃度に対する放出電流の変化を示す。

[0100]

【表7】

単結晶ダイヤモン	ドからなるN型層	電圧10Vに
窒素濃度(cm ⁻³)	ホウ素濃度(cm ⁻³)	対する電流値(A)
1×10 ¹⁸	<1×10 ¹⁶	4×10 ⁻⁷
3×10 18	<1×10 ¹⁶	1×10 ⁻⁶
1×10 ¹⁹	<1×10 ¹⁶	8×10 ⁻⁵
3×10 ¹⁹	<1×10 ¹⁶	2×10 ⁻⁴
1×10 ²⁰	<1×10 ¹⁶	9×10 ⁻⁴
1×10 ²¹	<1×10 ¹⁶	4×10^{-3}
1×10 ¹⁸	1×10 ¹⁶	4×10 ⁻⁶
1×10 ¹⁸	2×10 ¹⁷	1×10 ⁻⁵
1×10 ¹⁸	9×10 ¹⁷	3×10 ⁻⁵
1×10 ¹⁸	3×10 ¹⁸	8×10 ⁻⁸
1×10 ¹⁷	2×10 16	4×10 ⁻⁶
1×10 ¹⁷	9×10 ¹⁶	7×10 ⁻⁶

【0101】また、表8に、n型層3がシリコンからなる基板1上に気相合成された多結晶ダイヤモンドからなる場合の、窒素及び硼素のドーパント濃度に対する放出電流の変化を示す。

[0102]

【表8】

20

多結晶ダイヤモンドからなるN型層		電圧10Vに
窒素濃度(cm ⁻³)	ホウ素濃度(cm ⁻³)	対する電流値(A)
1×10 ¹⁸	<1×10 ¹⁶	6×10 ⁻⁸
3×10 18	<1×10 ¹⁶	3×10 ⁻⁷
1×10 ¹⁹	<1×10 16	1×10 ⁻⁵
3×10 ¹⁹	. <1×10 ¹⁶	5×10 ⁻⁵
1×10 ²⁰	<1×10 ¹⁶	1×10 ⁻⁴
1×10 ²¹	<1×10 ¹⁶	7×10 ⁻⁴

【0103】これらの結果、n型層3における窒素のドーパント濃度CN が 1×10^{19} c m^{-3} 以上である場合に、十分な放出電流が得られることがわかる。また、n型層3における窒素及び硼素のドーパント濃度CN、CB が $100CB \ge CN > CB$ の関係を有する場合、さらに望ましくは $10CB \ge CN > CB$ の関係を有する場合に、十分な放出電流が得られることがわかる。

[0104]図19(a)に、本発明の電子デバイスに 50 係る第4実施例の構成を示す。基板1上には、i型層

2、n型層3、配線層8、絶線層6及びアノード電極層 7が順次積層して形成されている。基板1は、平滑な衰 面を有している。この基板1の所定領域に、 i 型層2及 びn型層3が凸状のエミッタ部として基板1の表面から 突出して形成されている。このエミッタ部は、範囲1~ 10µm角の底部面積を有し、底部における最小幅の値 の1/10以上の高さを有しており、頂部が外部に露出 されている。

【0105】なお、エミッタ部の頂部面積は、底部面積 とほぼ同一の値を有する。また、エミッタ部周辺におけ 10 る基板 1 上の所定領域に、配線層 B が i 型層 2 と接触す るように形成されている。さらに、絶縁層6及びアノー ド電極層7は、配線層8上に順次積層して形成されてい る。

【0106】ここで、基板1、i型層2及びn型層3 は、上記第1実施例とほぼ同様に形成されている。ただ し、n型層3は、層厚約1μmを有する低抵抗ダイヤモ ンドからなる。また、配線層8は、良好な導電性を有す る金属を蒸着して形成されている。また、絶縁層6は、 AlまたはSiO2 を蒸着して形成されている。さら に、アノード電極層では、良好な導電性を有する金属を 蒸着して形成されている。

【0107】また、図19(b)、(c)に、上記第4 実施例の第1及び第2変形例をそれぞれ示す。第1変形 例では、エミッタ部の頂部面積が範囲 O. 5~5μm角 であり、範囲1~10µm角の底部面積に対応した値を 有する。また、第2変形例では、エミッタ部の頂部面積 **が 0. 1 μ m 角以内の値を有する。**

【0108】本実施例は、上記構成によれば、上記第1 実施例とほぼ同様に作用する。ただし、エミッタ部を除 30 いたn型層3の周辺部上方にアノード電極層フが形成さ れていることにより、エミッタ部から放出された電子 は、アノード電極層フで捕獲されて検出される。

【0109】図20及び図21に、上記第4実施例の製 造工程を示す。

【0110】まず、基板1上に、マイクロ波プラズマC VD法によりi型層2、n型層3及びマスク層4を順次 積層して形成する(図20(a)参照)。

【0111】ここでは、i型層2、n型層3及びマスク 4は、上記第1実施例の形成方法とほぼ同様にして形成 40 されている。

【0112】次に、マスク層4上に、レジスト層5をス ピンコートして形成する(図20(b)参照)。

【0113】次に、通常のフォトリソグラフィー技術を 用いてレジスト層5に所定のパターン形成を行う。次 に、通常のエッチング技術を用いてレジスト層5のパタ ーンに対応してマスク層4を成形する(図20(c)参 照)。

【O114】次に、O2 1%を含むArガスを用いるド ライエッチングを用いてマスク層4のパターンに対応し 50

てn型層3及びi型層2を成形し、基板1上に突起部を 形成する(図20(d)参照)。

【0115】なお、マスク層4のパターンの周辺部で は、基板1が平滑な表面を有するようにエッチングを行 い、結果としてマスク層4のパターンの内側部に、基板 1の表面から突出するようにエミッタ部を形成する。

【0116】次に、エミッタ部周辺における基板1上の 所定領域に、良好な導電性を有する金属を「型層2に接 触するように蒸着して配線層8を形成する(図21 (a)参照)。

【O117】次に、基板1及びマスク層4上に、AIま たはSiO2を蒸着して絶縁層6を形成する(図21 (b)参照)。

【0118】次に、エミッタ部周辺の絶縁層6上に、良 好な導電性を有する金属を蒸着してアノード電極層7を 形成し、エミッタ部上の絶縁層6及びマスク層4を除去 する(図21 (c)参照)。

【0119】また、図22及び図23、図24及び図2 5に、それぞれ上記第1及び第2変形例の製造工程を示 す。これらの製造工程は、上記第4実施例とほぼ同様に 行われる。ただし、各エミッタ部は、頂部面積が上記第 1 実施例よりもそれぞれ小さくなるように形成される。 【0120】図26は、上記第4実施例に対する実験の 説明図である。真空チャンパ11の内部では、上記第2 実施例に対する実験とほぼ同様にして、電子デバイス 1 Oが設置されている。

【O121】ここでは、電子デバイス10は、1mm角 の基板 1 上に i 型層 2 及び n 型層 3 からなる複数個のエ ミッタ部が間隔5~50μmで二次元的に配列されてい る。各エミッタ部は、n型層3における窒素及び硼素の ドーパント濃度を一定の範囲で変動させたことを除き、 上記第4実施例と同様にして形成されている。また、各 エミッタ部に対応するアノード電極層フは、それぞれ独 立して形成されている。さらに、アノード電極層7とn 型層との間で電圧源及び電流計を介する配線は、スイッ チングにより、選択されたエミッタ部と電気的に接続す るように構成することも可能である。

【0122】まず、加熱ホルダを動作させることによ り、基板1を温度20~600℃に設定した。次に、電 圧源を動作させることにより、電子デバイス10とアノ 一ド電極層フとの間に電圧10Vを印加し、発生した電 界により電子デバイス10から放出された電流を電流計 で測定した。

【O123】表9に、n型層3が単結晶ダイヤモンドか らなる基板1上に気相合成された単結晶ダイヤモンド (エピタキシャル層)からなる場合の、窒素及び硼素の ドーパント濃度に対する放出電流の変化を示す。

[0124]

【表9】

単結晶ダイヤモン	ドからなるN型層	電圧10Vに 対する電流値
窒素濃度(四-3)	ホウ素濃度(cm ⁻³)	(A)
1×10 ¹⁸	<1×10 ¹⁶	1×10 ⁻⁶
3×10 ¹⁸	<1×10 ¹⁶	8×10 ⁻⁶
1×10 ¹⁹	<1×10 ¹⁶	4×10 ⁻⁴
3×10 ¹⁹	<1×10 ¹⁶	1×10 ⁻³
1×10 ²⁰	<1×10 ¹⁶	3×10^{-3}
1×10 ²¹	<1×10 ¹⁶	1×10 ⁻²
1×10 ¹⁸	1×10 ¹⁶	2×10 ⁻⁵
1×10 ¹⁸	2×10 ¹⁷	6×10 ⁻⁵
1×10 ¹⁸	9×10 ¹⁷	2×10 ⁻⁴
1×10 ¹⁸	3×10 ¹⁸	3×10 ⁻⁷
1×10 ¹⁷	2×10 ¹⁶	1×10 ⁻⁵
1×10 ¹⁷	9×10 ¹⁶	4×10 ⁻⁵

【0125】また、表10に、n型層3がシリコンからなる基板1上に気相合成された多結晶ダイヤモンドからなる場合の、窒素及び硼素のドーパント濃度に対する放出電流の変化を示す。

[0126]

【表10】

多結晶ダイヤモンドからなるN型層		電圧10Vに 対する電流値
窒素濃度(cm ⁻³)	ホウ素濃度(cm ⁻³)	(A)
1×10 18	<1×10 ¹⁶	2×10 ⁻⁷
3×10 18	<1×10 ¹⁶	1×10 ⁻⁶
1×10 19	<1×10 ¹⁶	8×10 ⁻⁵
3×10 19	<1×10 ¹⁶	2×10 ⁻⁴
1×10 ²⁰	<1×10 ¹⁶	5×10 ⁻⁴
1×10 ²¹	<1×10 ¹⁶	2×10 ⁻³

【0127】これらの結果、n型層3における窒素のド 40 なっている。 ーパント濃度CN が1 x 10¹⁹ c m⁻³ 以上である場合 【0135】 に、十分な放出電流が得られることがわかる。また、n 囲においてエ 型層3における窒素及び硼素のドーパント濃度CN 、C エミッタ部は B が100CB ≧ CN > CB の関係を有する場合、さら とも、小さい に望ましくは10CB ≧ CN > CB の関係を有する場合 高効率で放出 に、十分な放出電流が得られることがわかる。 【0136】

【0128】本発明は上記諸実施例に限られるものではなく、種々の変形が可能である。

【O129】例えば、上記諸実施例では、ダイヤモンド 半導体層は気相合成された薄膜単結晶(エピタキシャル 50

層)であるが、高圧合成された人工のバルク単結晶、あるいは気相合成された薄膜多結晶であっても同様な作用効果が得られる。しかしながら、半導体デバイスの作製上における制御性を考慮すると、単結晶基板、あるいは平坦に研磨された表面を有する多結晶基板上にCVD法により気相合成された薄膜単結晶を用いることが好適である。

【0130】また、上記諸実施例では、各種導電型のダイヤモンド半導体層はプラズマCVD法により形成されているが、次に例示するCVD法を用いても同様な作用効果が得られる。第1の方法は、直流電界または交流電界で放電を起こすことにより、原料ガスを活性化する。また、第2の方法は、熱電子放射材を加熱することにより、原料ガスを活性化する。また、第3の方法は、イオンで衝撃された表面にダイヤモンドを成長させる。また、第4の方法は、レーザ、紫外線等の光を照射することにより、原料ガスを励起させる。さらに、第5の方法は、原料ガスを燃焼させる。

【0131】また、上記諸実施例では、n型層はCVD 法によりダイヤモンド中に窒素を添加されているが、高 圧合成容器中に炭素を含む原料、窒素を含む原料及び溶 媒を添加して高圧合成法を用いて形成しても、同様な作 用効果が得られる。

【O132】また、上記諸実施例では、基板は、単結晶 ダイヤモンドからなる絶縁体基板、あるいはシリコンか らなる半導体基板としているが、その他の材料からなる 絶縁体基板または半導体基板としてもよい。さらに、基 板は、金属から形成されていてもよい。

[0133]

【発明の効果】以上詳細に説明したように、本発明によれば、n型ダイヤモンド層からなるエミッタ部が、10 μ m角以内の底部面積を有し、周囲の平滑な表面から突出して形成されている。

【O134】このn型ダイヤモンド層を構成するダイヤモンドは、電子親和力がゼロに非常に近い値を有することにより、伝導帯と真空準位との差が微小である。また、n型ドーパントが高濃度にドープされていることにより、ドナー準位が縮退してそれぞれ伝導帯付近に存在しているので、電子の伝導として金属性伝導が支配的になっている。

【0135】そのため、室温~約600℃程度の温度範囲においてエミッタ部の表面付近で電界を発生すると、エミッタ部は先端部分を非常に微細に形成されていなくとも、小さい電界強度による電界放出で真空中に電子が高効率で放出される。

【O 1 3 6】したがって、エミッタ部における電流密度 が低減されるので、放出電流及び電流利得が増大される と共に、耐電流または耐電圧が増大される電子デバイス を提供することができるという効果がある。

【図面の簡単な説明】

【図1】本発明の電子デバイスに係る第1実施例の構成 を示す断面図である。

【図2】本発明の電子デバイスに係る第1実施例の製造 方法を示す工程断面図である。

【図3】本発明の電子デバイスに係る第1実施例の製造 方法を示す工程断面図である。

【図4】本発明の電子デバイスに係る第1実施例の製造 方法を示す工程断面図である。

【図5】本発明の電子デバイスに係る第1実施例の実験 を示す説明図である。

【図6】本発明の電子デバイスに係る第2実施例の構成を示す断面図である。

【図7】本発明の電子デバイスに係る第2実施例の製造 方法を示す工程断面図である。

【図8】本発明の電子デバイスに係る第2実施例の製造 方法を示す工程断面図である。

【図9】本発明の電子デバイスに係る第2実施例の製造 方法を示す工程断面図である。

【図10】本発明の電子デバイスに係る第2実施例の製造方法を示す工程断面図である。

【図11】本発明の電子デバイスに係る第2実施例の製造方法を示す工程断面図である。

【図12】本発明の電子デバイスに係る第2実施例の製造方法を示す工程断面図である。

【図13】本発明の電子デバイスに係る第2実施例の実験を示す説明図である。

【図14】本発明の電子デバイスに係る第3実施例の構成を示す断面図である。

【図15】本発明の電子デバイスに係る第3実施例の製

造方法を示す工程断面図である。

【図16】本発明の電子デバイスに係る第3実施例の製造方法を示す工程断面図である。

【図17】本発明の電子デバイスに係る第3実施例の製造方法を示す工程断面図である。

【図18】本発明の電子デバイスに係る第3実施例の実験を示す説明図である。

【図19】本発明の電子デバイスに係る第4実施例の構成を示す断面図である。

| 0 【図20】本発明の電子デバイスに係る第4実施例の製造方法を示す工程断面図である。

【図21】本発明の電子デバイスに係る第4実施例の製造方法を示す工程断面図である。

【図22】本発明の電子デバイスに係る第4実施例の製造方法を示す工程断面図である。

【図23】本発明の電子デバイスに係る第4実施例の製造方法を示す工程断面図である。

【図24】本発明の電子デバイズに係る第4実施例の製造方法を示す工程断面図である。

20 【図25】本発明の電子デバイスに係る第4実施例の製造方法を示す工程断面図である。

【図26】本発明の電子デバイスに係る第4実施例の実験を示す説明図である。

【符号の説明】

1…基板、2…i型層、3…n型層、40…マスク層、5…レジスト層、6…絶縁層、7…グリッド電極層、8 …配線層、10…電子デバイス、11…真空チャンバ、12…加熱ホルダ、13…設置部、14…プレート、15…アノード電極板。

